PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-299683

(43)Date of publication of application: 11.10.2002

(51)Int.CI.

H01L 33/00

(21)Application number: 2001-095973

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.03.2001

(72)Inventor: SAEKI AKIRA


(54) SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To avoid a great stress due to heat treatment for forming semiconductor layers by

bonding.

SOLUTION: The method comprises a step for laminating a second semiconductor layer laid with a second adhesive layer 2 formed on a Gap substrate 1, on a first semiconductor layer 14 composed of semiconductor layers 17, 16, 8-3 formed on a GaAs substrate 12, then first heat treating at 350-400°C to mutually adhere bonding interfaces. Hereafter, the GaAs substrate 12 is removed and secondly heat treating at 700-800°C. The first heat treatment is at low temperatures enough to reduce stress occurring in the GaAs substrate 12 and the Gap substrate 1, and removing the former substrate 12 prior to the second heat treatment reduces stress occurring in the Gap substrate 1 to result in tightly adhered bonding interfaces.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-299683 (P2002-299683A)

(43)公開日 平成14年10月11日(2002.10.11)

(51) Int.CLT

識別記号

PI HO1L 33/00 テーヤコート「(参考)

A 5F041

H01L 33/00

審査請求 未請求 請求項の数6 OL (全 12 頁)

(21)出願番号

特数2001-95973(P2001-95973)

(71) 出版人 000003078

株式会社東芝

和京都港区芝油一丁目1番1号

(22) 出頭日 平成13年3月29日(2001.3.29)

(72)発明者 佐伯 充

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン

ター内

(74)代理人 100058479

弗理士 鉛江 武彦 (外6名)


最終質に続く

(54) 【発明の名称】 半導体率子の製造方法

(57)【要約】

[課題] 半導体層を接着して形成する際、無処理によ

り大きな応力が発生していた。 [解決手段] GaAs 基栃12上に形成した各半導体 昭17、15、8~3により構成される第1の半導体層 14に、GeP1基板上に形成した第2接基層2により 構成される第2の半導体層を貼り合わせ、350~40 0℃で1回目の熱処理をする。このため、接合界面は相 互に接着される。この後、G a A s 基板 1 2 を除去し、 7 0 0 ~8 0 0 ℃で2回目の熱処理をする。このよう に、1回目の熱処理は低温であるためG8AS基板12 及びGaP基板1に発生する応力を修過でき、また、予めGaAs基板12を除去しているため、2回目の熱処 理をする際、GaP基振1に発生する応力を低減し、且 つ接合界面は強固に接着される。



【特許請求の範囲】

(請求項 1) 半路体層基板上に少なくとも1つの半路体層を含む第1の半路体層を形成する工程と、 前記半路体層上に第2の半路体層を配置する工程と、 前記半路体基板、第1の半路体層、第2の半路体層を第

1の温度で熱処理する工程と、 前記半導体基板を除去する工程と、

前記第1の半導体層及び第2の半導体層を前記第1の温度より高い第2の温度で熱処理する工程とを具備することを特徴とする半導体素子の製造方法。

【請求項 2】 前記半導体基板はGaAs基板であっ

(計記第1の半導体層は前記 G a A s 基板上に形成されたパッファ層と、このパッファ層上に形成されたコンタクト層と、このコンタクト層上に形成された第1のクラッド層と、この第1のクラッド層上に形成された活性層と、この第1のクラッド層上に形成された第2のクラッド層と、この第2クラッド層上に形成された第1の接著層とを有しており前記第2の半導体層は G a P 基板上に形成された第2の接着層とを有しており、前記第1の温度は300~450℃であり、前記第2の

前記第1の温度は300~450℃であ り、前記第2の 温度は700~800℃であ ることを特徴とする請求項 1記載の半導体素子の製造方法。

【請求項 3】 前記半導体基板はGáAs基板であっ

て、 前記第1の半導体層は前記 G a A s 基板上に形成された 第2のコンタクト層とこの第2のコンタクト層上に形成 された第1のコンタクト層と、この第1のコンタクト層 上に形成されたエミッタ層と、このエミッタ層上に形成 されたベース層と、このベース層上に形成されたコレク タ層と、このコレクタ層上に形成されたサブコレクタ層 とを有しており、

前記第2の半導体層はSi巻板であって、

前記第1の温度は300~500℃の範囲内であり、前記第2の温度は500~900℃の範囲内であることを特徴とする請求項 1記載の半導体素子の製造方法。

【詩求項 4】 前記半導体基板はGaAs基板であっ

前記第1の半導体層は前記GeAs基板上に形成されたコンタクト層と、このコンタクト層上に形成された電子供給層と、この電子供給層上に形成されたチャネル層と、このチャネル層上に形成されたパッファ層とを有し

前記第2の半導体層はSI 基板であって、

前記第1の温度は300~500℃の範囲内であり、前記第2の温度は500~900℃の範囲内であることを特徴とする詩求項 1記載の半導体兼子の製造方法。

【請求項 5】 前記半導体基板はサファイア基板であって、

前記第1の半導体層は前記サファイア基板上に形成され、 たパッファ層と、このパッファ層上に形成された接差層 とを有しており、

前記第2の半導体層はSi C基板であって、

前記第1の温度は500~600℃の範囲内であり、前記第2の温度は700~800℃の範囲内であることを特徴とする語求項 1記載の半導体衆子の製造方法。

【請求項 6】 前記半導体基板はサファイア基板上に形成された前記第1のパッファ層と、この第1のパッファ層上に形成された第2のパッファ層と、この第2のパッファ層上に形成されたストライプ層とを有しており、前記第1の半導体層は前記ストライプ層上に形成された接著層であって、

前記第2の半導体層はSi C基板であって、 前記第1の温度は500~600℃の範囲内であり、前記第2の温度は700~800℃の範囲内であることを 特徴とする請求項 1記載の半導体素子の製造方法。

【発明の詳細な説明】

(00011

[発明の属する技術分野] 本発明は、例えば In GaA I P等の半導体材料を用いた半導体素子、特に、格子定数が相互に異なる半導体層により構成される半導体素子の製造方法に関する。

[0002]

【従来の技術】半導体基板上に発光層等の半導体層を積層して形成された半端体素子が知られている。この半導体層の材料としてIngaAIP、GaAIAs、InGaP、GaP、GaP、GaP、時が用いられる。これら半導層を形成する際、半導体基板上にエピタキシャル成長法により各層を順次積層する方法が採られている。しかしながら、従来から、結晶の格子定数が異なる半導体層を良好な状態で上記方法により形成することは困難である。

【0003】例えば、上記材料として、GeAsやGeAlAs等は高周波において優れた特性を有することが知られている。一般に居eAsやGeAlAs等体地におって、一般に定eAがほぼ等しいGeAs等等に形成される。一方、ロジック等の半導性素子を形成する場合で、高密度で集積することが可能なSi材料が基準は特別等に多く使用される。そこでSi材料の半導体素子を保eAlAs、GeAs材料の半導体素子を実施した形成することにより、両者の特料ととがのSI基版上に形成することにより、両者の特料ととがした半導体素子を形成できる。しかし、Si材料とは加入した。GeAs材料とは格子定数が異なることにより、一個ではである。したがって、Si基板上にGeAsをでは、AlAsをエピタキシャル成長して形成することはほぼのもれている。したかって、Si基板上にGeAsやほぼである。このため、現在急速に発展する抗策電話等のモバイル機器の小型化、高級能化が妨げられている。

【0004】 また、In G a A I P系の材料を用いた半

築株発光衆子においては、In Ga AIPと格子定数がほぼ等しいGa As 基板が用いられる。しかし、Ga As 基板は可視光に対して透明ではない。このため、発光度から発せられた光板のうちGa As 基板方向に向からしまっ。これは、LEDを高輝度化する上で大きな時音となっている。ところで、Ga P 基板は赤乃至緑の波長を有する光を透過することが知られている。したがって、Ga P 基板上にIn Ga AIP A対 を形成できれば、発光層から発せられた光は全方向から取り出すことができ、素子の高輝度化が可能となる。

【0005】また、GeN系の材料を用いた半導体発光素子においては、格子定数がGeNと等しく且つ入手の容易な基板が今のところ存在しない。このため、一般にサファイア基板やSiCもを振上に特殊な方法を用いてMOCVD(Matal Organio Chemical Vapor Deposition)によりエピタキシャル成長されている。すなわち、これらの基板上にます約500でのMOCVDによりますがある。したしなアファアを形成する。のかしなのアレーとのアンファアを形成する。しかしながら、を形成にのアンファアを形成する。しかしながら、を形成によっても良好な状態でのNA材料の薄膜を形成する電によっても良好な状態でのNA材料の薄膜を形成するでは、また、アールフェスパッフ。を形成には困難っても良好な状態では、サファイア基板は絶縁性であるには困難ってきない。このため、電極を関面に設ける構成とすることができない。このため、電極を関面に設けるとが表れた。とはなが増大する。

【0005】これらの問題は、基版上に基板とは格子定数が異なる半導体層をエピタキシャル成長により形成することが困難であることによる。そこで、この方法に代えて、それぞれ別の基板上に形成した半導体層同士を接着して形成する方法が最近用いられている。

【〇〇〇7】図24はGaP基板を使用し、上記接着による方法を用いて形成された半塔体発光素子を示している。図24において、1は例えば25〇μmの厚さある。図24において、1は例えば25〇μmの厚っ、n型をn-と時記する)。このGaP基板1上に、厚さが例えばの、5μmのp-GaPによる第2接着層2、厚さが別えばの、03μm-0、1μmのp-1nGaPによる第1接番層3が設けられている。この第2接番層2、第1接番層3は、前記GaP基板1と、後述する各半海体層を接来するために設けられる。

【0008】上記第1接書層3上には、p-!nAIPによるp-クラッド層4、InGsAIPによる活性層5、n-!nAIPによるn-クラッド層6が確次形成されている。各層の厚さは、例えばp-クラッド層4が1、0μm、活性層5が0、6μm、n-クラッド層6が0、6μmである。7は、p-クラッド層4、活性層

5、n-クラッド層のにより構成された発光層である。 【0009】n-クラッド層の上には、例えば15μmの厚さを有する、n-lnGeAlPによる電流拡散層のが形成されている。この電流拡散層のは後述する電極より注入された電流を拡散させることにより、前記発光層7において効率よく発光させる機能を有する。

【0010】上記電流拡散層8上の中央には、例えば
0. 1μmの厚さを有する、n-GeAsによるコンタクト層9が成されている。このコンタクト層9年には
Pさが例えば0. 2μmのInGeAlPによる電には
ロック層16、厚さが例えば0. 1μmのGeAsによるカバー層17を介して例えばAuGe系の表面細線電極10が設けられている。また、前記電流拡電を10が研されている。また、前記GeP基振10、第2段 接着程との界面と反対面には、コンタクト層9を介して表面細線電極10が形成されている。また、前記GeP基振10、第2段 接着

【0011】上記様成とすることによって、発光層から 発せられた光を全方向から取り出すことができる。

30 0 1 2] 図 2 5 は上記半導体発光素子の従来の製造 方法を示している。図 2 5 に示すように n 型の G a A s 基板 1 2 上に、 n - G a A s によるバッファ 層 1 3 、カ バー層 1 7 、電流プロック 層 1 6 、コンタクト 層 9 、電 流域散 層 8 が 月次 M O C V D(kbtal Organio Chemical Vapor Deposition)によりエピタキシャル成長される。 さらに、電流拡散 層 8 上に n - クラッド 層 5 、 p - クラッド 層 4 、第 1 撰 書 層 3 が 同様に 形成される。 このようにして第 1 の半導体 層 1 4 が形成され

【0013】 次に図25に示すように p型の GaP 基板 1上に、第2接著屋2をMOCV Dにより堆積して、第2の半導体層15を形成する。この第2接著屋2と第1 第4層 3とを界面として、第2の半導体層15と上記第1の半導体層14を室温で貼り合わせる。統いで、不活性ガス雰囲気中で、約700~800で1時間の熱処理を行うことにより第1の半導体層14と第2の半導体層15が接着される。この後、GaAs基板12を除去 日、電極10、11が形成され、図24に示す半導体発光素子となる。

[0014]

「発明が解決しようとする課題】ところで、上記G e A s 差板 1 2 と G e P 巻板 1 との間には熱膨張係数に大きな差がある。このため、第 1 の半導体層 1 4 と第 2 の半導体層 1 5 を熱処理により接寄する際、これら巻板の間に大きな応力が発生する。したがって、G e A s 巻板 1 2、G e P 巻板及び接 書界面である第 1 の半導体層 1 4 と第 2 の半導体層 1 5 に転位や クラックが発生する。これは、各巻板及び半導体層の強度を弱め、製品パッケージを組み立てる際、チップ破損の原因になる。あるいは、発光層 7 へ タメージが生じ、素子の光出力、ライフ

特性等を低下させる。

【0015】一般に熱膨張係数の差による影響は、 の基板の熱膨張係数の差が増大するに連れ大きくなる。 また、基板の厚さが厚いほど、熱処理温度が高いほど、 同様に影響は大きくなる。そこで、上記影響を低調する ため、以下に示す方法が考えられる。

【0015】まず、各基板間の熱膨張係数差を小さくす ることにより、基板間に発生する応力を小さくすること ができる。しかし、熱膨張係数は材料固有の物性値であ るため変えることはできない。

【0017】次に、基板の厚さを薄くすること、 ち熱処理前にGsAs基板12を除去することが考えら れる。しかし、熱処理を行う前に室温で第1の半導体層 14と第2の半導体層15を張り合わせたのみでは接条 強度が弱く、GaAs基板12を除去する際に、半導体 **層3~9、13、16、17等が剥離してしまう。**

【ロロ18】 さらに、熱処理温度を低くする方法が考え られるが、熱処理温度を下げると第1の接着層3と第2 の接着層2の接着強度が低下してしまう。 これら接着層 1、2を強固に接名するためには熱処理温度を700℃以上にする必要がある。また、接名界面で低抵抗のオーミック接触を得るためにも、熱処理温度は700℃以上 であることが必要である。すなわち、接着時の熱処理温度が700℃以上であると良好なオーミック接触が得ら れ、森子の動作電圧は1,9V~2,0V程度まで十分 に低減化できる。一方、クラックの発生を助ぐためには 熱処理温度は500℃以下にする必要がある。したかっ て、これらの温度条件を同時に満たすことは不可能であ り、熱処理温度を低くする方法も採用することはできな

【〇〇19】本発明は、上記課題を解決するためになさ れたものであ り、その目的とするところは、塗板上にこの基板と格子定数の異なる半導体層を形成し、且つ熱処 理により発生する応力を低減できる半導体素子の製造方 法を提供しようとするものである。

[0020]

【課題を解決するための手段】本発明の半導体素子の製 造方法は、上記課題を解決するため、半導体層基板上に 少なくとも1つの半導体層を含む第1の半導体層を形成 する工程と、前記半導体層上に第2の半導体層を配置す る工程と、前記半導体基板、第1の半導体層、第2の半 導体層を第1の温度で熱処理する工程と、前記半導体基 板を除去する工程と、前記第1の半導体層及び第2の半 導体層を前記第1の温度より高い第2の温度で熱処理する。 る工程とを具備することを特徴とする。

[0021]

[発明の実施の形態] 以下、本発明の実施の形態につい て図面を参照して説明する。

【0022】 (第1の実施形態) 本発明に係る半導体素 子の断面図は図24に示す半導体素子と同様であるた

め、説明は省略する。

【0023】図1万至図4は、上記構成の半導体兼子の 製造方法を示しており、図1万至図4において図24と 同一部分は同一符号を付す。以下、図1乃至図4を参照 して製造方法を説明する。

【0024】図1に示すようにGeAs基板12上に、 パッファ溶13がMOCV Dによりエピタキシャル成長 し、堆積される。

【0025】MOCVDの材料として、例えばGa源に はTMG(トリメチルガリウム)、AI源にはTMA (トリメチルアルミニウム) 、In源にはTMI(トリ スチルインジウム) などの有機金属、また、アルシン、 ホスフィンなどの水素化物ガスが用いられる。MO CV Dの成長温度は例えば約700℃である。以下、名工程 のMOCVDも同様の条件、材料により行われる

【0026】上記パッファ屠13上に、カパー屠17、 電流ブロック層16、コンタクト層9、電流拡散層8、 ロークラッド層6がMO CV Dにより頂次エピタキシャル成長により形成される。次にごれらコンタクト層9、 電流拡散層8、n-クラッド層6に、n型不純物として 例えばシリコンが注入される。 シリコンの材料には例え ばシランが使用される.

【0027】次に、n-クラッド層の上に活性層5がM OCVDにより形成される。この活性暦5の組成は、発 光波長に応じて決定される。すなわち、In Ga A IP 中のGeとAIとのパランスを変えることにより、この パランスに応じ赤色、橙色、黄色、黄緑色、緑色の光を 得られる。

【〇〇28】続いて上記活性層5上にロークラッド層 4、第1接着層3がMO CVDにより順次形成される。 この後、これらp-クラッド層4、第1接善層3に、p 型不純物として例えば亜鉛が注入される。亜鉛の材料に は例えばDMZ(ジメチル亜鉛)が使用される。 このよ うにして第1の半導体層(第1のウェハ)14が形成さ

【0029】次に、図2に示すように、GaP基板1上に第2接着層2がMOCVDにより形成され、p型不純 物が注入され、第2の半導体層(第2のウェハ)15が 形成される.

[0030] 次に、図3に示すように、前記第2の接着 屠2及び第1接著屠3を界面として、前記第1の半導体 層14と第2の半導体層15とを室温で貼り合わせる。 この後、不活性ガス雰囲気内で、約300~450℃、 好ましくは400℃で1回目の熱処理をする。こうする ことにより、第1の半導体層14と第2の半導体層15 が接着される。

【0031】続いて、図4に示すように、前記GaAS 基板12を機械的研磨またはエッチングにより除去す る。このとき、1回目の熱処理により第1の半導体層1 4と第2の半導体層15が接着されているため、G a A s 基版 12 を院去する際、これら半導体層 14、15が接着界面で制離することを回避できる。

(0032) この後、不活性ガス雰囲気内で、約700~800℃、好ましくは770℃で2回目の熱処理をする。この後、パッファ層13をエッチング等により除去する。

【0033】次に、衆子両端部の電流ブロック層16及びカバー層17が除去される。この後、図24に示すように、衆子中央部のカバー層17上、及び両端部のコンタクト層9上にAuge系の金属が堆積され、リングラフィ工程により加工され、表面細換電性10がそれでれ形成される。また、同様に、G8P基板1上にAuzn系の金属が堆積され、リングラフィ工程により加工さ

【0035】上記理由により、1回目の熱処理温度を300~450℃としている。このため、熱処理によりGePを振1及びGeAsを振12、及び第1の半導体層14と第2の半導体層15の接条界面に転位及びクラックが発生することを回避できる。

また、発光層7にダメージが発生することを防止できる ため、秦子の光出力を向上することができる・

【0037】また、高温で2回目の熱処理をしているため、第1接著層3、第2接著層2間で十分な接著強度を得られ、且つ良好なオーミック接触を得られる。したがって、素子の動作電圧を低く抑えることができる。

【0038】尚、2回目の熱処理に先立ち、GaAsを 板12を全て除去する工程とした。しかし、GaAsを 板12の一部を削えば1µm程度残しておくことによっ て、後述する熱処理工程のとき、コンタクト層9乃至第 2接番層2の各半導体層に対する熱の影響を速断することができる。

【0039】(第2の実施形態)図6は本発明の第2の実施形態を示す断面図である。第2の実施形態は、第1の実施形態を適用し、5 | 萎板上にG a A s 系材料成しいる。すなわち、図6に示すように、5 | 蛬板2 1 しの全面に例えば0.5 μmの厚さのn - G a A s によるサブコレクタ層 22が形成されている。このサブコレクタ層 22 上に厚さが例えば0.4 μmのn - G a A s によるコレクタ層 23 及び例えば0.4 μmのn - G a C よるコレクタ層 23 及び例えばA c A s によるコレクタ層を24 が相互に越間して設けられている。

【0040】前記コレクタ暦23上の金面に厚さが例えばの、05μmのp-GeAsによるペース暦25が形成されている。さらに、このペース暦25上に厚さが例えばの、03μmのn-InGePによるエミッタ暦25及び例えばAu系金属によるペース電極27が相互に離倒して設けられている。

【0041】前記エミッタ層25上に厚さが例えばの. 2μmのn-GeAsによる第1コンタクト層28が形成されている。この第1コンタクト層28上の一部に厚さが例えばの、05μmのn-InGaAsによる第2コンタクト層29を介して例えばAu系金属によるエミッタ電優30が設けられている。

【0042】図7乃至図9は、上記構成の半導体素子の製造方法を示しており、図7乃至図9において図6と同一部分は同一符号を付す。以下、図7乃至図9を参照して製造方法を説明する。

【0043】図7に示すように、GaAs 基板12上に第2コンタクト層29、第1コンタクト層28、エミッタ層26、ベース層25、コレクタ層23、サブコレクタ層29、サブコレクタ層22がMOCV Dにより順次工ピタキシャル成長し、形成される。尚、MOCV Dの条件、材料は第1の実施形態と同様である。また、ベース層25には不純物として炭素が注入され、その材料として例えば4異化炭よ(CBr4)が用いられる。サブコレクタ層22、コレクタ層23、エミッタ層26、第1コンタラと層28、第2コンタクト層29には材料としてシランを使用し、シリコンが注入される。

【0044】次に、図8に示すようにサブコレクタ層2

2上にSI 華板21を室温で貼り合わせた後、不活性が ス雰囲気中で約300~500℃、好ましくは約400 ℃で1回目の熱処理をする。こうすることにより、サブ コレクタ層22とSI 華板21とが接着される。

【0045】次に、図9に示すようにGaAs基板12を機械的研磨またはエッチングにより除去する。このとき、1回目の熱処理によりサブコレクタ層22とSi基板21と的接着されているため、GaAs基板12を除去する際、サブコレク層22とSi基板21が接着界面で剥離することを回避できる。この後、不活性ガスではあった、約500℃、好ましくは約770℃で2回目の熱処理をする。

【0046】 この後、図5に示すように、各半導体層23、25、26、28、29がフォトリソグラフィ工程により加工され、各電極24、27、30が形成され

【0047】第2の実施形態によれば、300~500 でで1回目の熱処理によりサブコレクタ層22とSI基 板21とを接着し、この後GaAs 基板12を除去し、 500~900℃で2回目の熱処理をしている。 このた め、SI基板21及びサブコレクタ層22に転位及びクラックが発生することなく、SI基板21上にGe As を使用した半導体素子を形成できる。 したがって、1つ のSI基板上にSiを材料とした従来の半導体素子とG aAsを使用した半導体素子を形成することができる。 【0048】 (第3の実施形態) 図10は本発明の第3 の実施形態を示す断面図である。第3の実施形態は、図 2と同様、SI基板上にIn GaAs系材料、及びIn GaPによるMOSFETを形成している。すなわち、 図10に示すように、Si茎板21上に厚さが例えば D. 5μmのGaAsによるパッファ層31が形成され ている。このパッファ暦31上に厚さが例えばロ、ロ1 5pmのIn Ge Asによるチャネル層32、厚さが例 えばロ、D3 μmのn-InGaPによる電子供給層3 3が順次形成されている。

(0049) 前記電子供給層33上には厚さが例えば15μmのn-GaAsによるコンタクト層34が両端記に形成されている。一方のコンタクト層34が両端記はAu系金属によるソース電極35が形成されて他方のコンタクト層34上には例えばAu系金属によるドレイン電極35が形成されている。また、前記電子供給層3よの、ソース電極35とドレイン電極35との間には、各電極35、35と離間して例えばAu系金属によるゲート電極37が設けられている。

【0050】図11万至図13は、上記構成の半導体素 子の製造方法を示しており、図11万至図13におい て、図10と同一部分には同一符号を付す。以下、図1 1万至図13を参照して製造方法を説明する。

【0051】図11に示すように、GeAS基版12上にコンタクト層34、電子供8層33、チャネル層3

2、パップテ層31がMOCVDにより順次エピタキシャル成長し、形成される。尚、MOCVDの際の条件、 材料は第1の実施形態と同様である。また、電子供給層33及びコンタクト層34には原料として例えばシランを用い、シリコンを注入する。

【0052】 次に、図12に示すようにパッファ層31 上にSi基板21を室温で貼り合わせた後、不活性ガス 雰囲気中で、約300~500℃、好ましくは約400 でで1回目の熱処理をする。こうすることにより、パッ ファ層31とSi基板21とが接来される。

【0053】次に、図13に示すようにGeAs 萎板12を機械的研磨またはエッチングにより除去する。このとき、1回目の熱処理によりパッファ暦31とSi 基院21とが接着されているため、GeAs 基板12を除去する際、パッファ暦31とSi 基板とが接着発面で刺離することを回避できる。この後、不活性ガス雰囲気内で、約500~900℃、好ましくは約770℃の高温

で2回目の無処理をする。 【0054】この後、図10に示すように、各コンタクト層34がフォトリソグラフィ工程により形成され、統いて各電極35~37が形成される。

[0055] 第3の実施形態によれば、第2の実施形態 と同様の効果を得られる。

【0056】(第4の実施形態)図14は本発明に係る半導体素子の第4の実施形態を示す断面図である。第4の実施形態を示す断面図である。第4の実施形態を示す断面図である。4に多い形式を開発を構成している。図14において、41は厚さが別えば250μmののの以の51C基板である。この51C基板を担保を開発している。図14において、41は厚さが別えば250μmののの「GaNによるロークラが開発43、04が別形式は250にの44が別形式は250にの15に対し、4が別形式は250に関係するこののが形成されている。この51に対しては、多重量45を対している。1の62を11に関係することにより形成される。地核される層数は、別え間1の62を11に関係することにより形成される。地核される層数は、別えば1のGaAIP層456が10層である。

【0057】 前記活性層 45上には厚さが例えば 0.2 μmの p-GaNによる p-ガイド層 46、厚さが例えば 0.4 μmの p-AlGaNによる p-クラッド層 47、厚さが例えば 0.1 μmの p-GaNによる コンタクト層 48 が順次形成されている。

【0058】前記コンタクト暦48上には例えばAuNi系の表面電優55が設けられており、前記SiC基版41上には例えばAuNi系の表 面電優56が設けられている。

【0059】図16乃至図19は上記構成の半導体素子

の製造方法を示しており、図16乃至図19において、 図14と同一部分には同一符号を付す。以下、図16乃 至図19を参照して製造方法を説明する。

【0060】図16において、49は例えば厚さが250μmのサファイア基板である。このサファイア基板49上に厚さが例えば0.05μmのAINによるバッファ 750を約50でのMOCV つにより形成する。このバッファ 750上に接等 742を約1000でのMOCV Oにより形成する。高、図16万至18に示す符号51については、第5の実施形態で説明する。

【0061】次に、図17に示すように接着層42上に SiC基版41を室温で貼り合わせた後、不活性ガス夢 囲気中で、約500~600℃、好ましくは約400℃ で1回目の熱処理をする。こうすることにより、接名層 42とSiC基版41とが接着される。

【0052】 続いて、図18に示すように、サファイア 基板49を機械的研磨により除去する。このとき、1回 目の熱処理により接き層42と81 C基板41とが接着 されているため、サファイア基板49を除去する際、 岩層42と81 C基板41とが接急界面で剥離すること を回避できる。次に、不活性ガス雰囲気中で、約700 ~800でで2回目の熱処理をする。

【0053】この後、バッファ暦50を除去し、図19に示すように、接名暦42上にn-クラッド暦43、n-ガイド暦44、活性暦45、p-ガイド暦46、p-クラッド暦47、コンタクト暦48が順次形成される。【0064】次に、図14に示すように、表面電極55、裏面電極56が形成される。

【0065】第4の実施形態によれば、500~500でで1回目の熱処理により接著留42とSiC基板41とを接著し、この後サファイア基板49及びパッファを除去し、700~800で2回目の熱処理をしている。このため、SiC基板41及び接番42に発生する応力を低減し、転位及びクラックが発生することを回避できる。さらに、アモルファスパッファ層を介さずに、SiC基板21上にGeNを使用した半導体素子を形成できる。よって、発光素子の動作電圧を低減できる。

【0066】(第5の実施形態)第5の実施形態は第4の実施形態の変形例である。すなわち、半導体素子の構造については第4の実施形態と同様であり、製造方法のみが異なる。このため、素子構造についての説明は省略し、以下、図16万盃図19を参照して製造方法について説明する。

【0067】図16に示すように、サファイア基板49 上に厚さが例えばの、1μmのとnのバッファ唇51を 高周波スパッタリングにより形成する。このとき、原料 (ターゲット)として焼詰されたこれのを用いる。次 に、パッファ唇51上に、HVPE(Hydride Vapor Ph ase Epitaxy)またはMOCVDにより、約1000℃ で厚さが例えば5~30μmのn-GaNによる接着層42を形成する。HVPEの際、原料として例えばGa(ガリウム)、HOI(塩化水素ガス)、NH4(アンモニアガス)を用い、キャリアガスとして窒素を用い、不純物としてシランを用いる。

不純物としてシランを用いる。 【0068】次に、図17に示すように接着層42上に SIC基板41を室温で貼り合わせた後、不活性ガス雰 園気中で、約500~600℃で1回目の熱処理をす

【0069】続いて、図18に示すように、サファイア 基板49を機械的研磨及びエッチングにより除去する。この後、不活性ガス雰囲気中で、約700~800℃で2回目の熱処理をし、続いてバッファ 厚51か除去される。この後の工程については、第4の実施形態と同じであるため、説明は省略する。

【ロロ7ロ】上記第5の実施形態によれば、第4の実施 形態と同様の効果を待られる。すなわち、51 C 基板4 1及び挟書屋42に転位及びクラックが発生することな く、アモルファスバッファ唇を介さずに、51 C 基板2 1上にGeNを使用した半導体衆子を形成できる。

【〇〇71】(第6の実施形態)第6の実施形態は第4の実施形態の変形例である。すなわち、半導体素子の接適については第4の実施形態と同様であり、製造方法のみが異なる。このため、素子接適についての説明は省略し、以下、図2〇乃至図23を参照して製造方法について説明する。

【0072】図20に示すように、サファイア基板49上に厚さが例えばの、05μmのAINによるパッファ 居52を約500℃のMOCV Dにより形成し、このパッファ 居52とに厚さが例えば2μmのn - GaNによるパッファ 居53を約1000℃のMOCV Dにより形成する。次に、パッファ 居53上に SiO2によるストライプ 居54を形成する。

【0073】図21はストライブ暦54を上面から見た 平面図である。図21において、54aはSiO2によるストライブである。もストライブの幅は例えば3μm であり、高さは例えば0、1μmであり、4ストライブ 相互の間隔は例えば9μmである。このストライブ暦5 4は、例えばスパッタリングによりパッファ暦53上の 全面にSiO2暦を成し、この後、所定のパターンを 田い、リングニラン工程により形成される

4 は、例えはスパッタリックによりパップァを33 上の全面に SiO 2 母を形成し、この後、所定のパターンを用い、リソグラフィ工程により形成される。 【OO74】続いて、図20に示すように、厚さが例えば5~30 μ mの n − Ga N接 書 B 4 2 を 約 1 0 0 0 ℃のMO CV Dまたは HV P Eにより形成する。

【0075】次に、図22に示すように接着層42上に SIC基板41を室温で貼り合わせた後、不活性ガス泰 囲気中において、約500~600℃で1回目の熱処理 をする。

【0076】 続いて、図23に示すように、サファイア 基板49、パッファ暦52、53、ストライプ暦54を 機械的研磨及びエッチングにより除去する。この後、不活性ガス雰囲気中において、約700~800℃で2回目の熱処理をする。この後の工程については、第4の実施形態と同じであるため、説明は省略する。

【0077】上記第6の実施形態によれば、第4の実施 形態と同様の効果を得られる。すなわち、Si C巻板4 1及び挟書稿42に転位及びクラックが発生すること く、アモルファスバッファ宿を介さずに、Si C巻板2 1上にGa Nを使用した半導体素子を形成できる。

【〇〇78】その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

[0079]

[発明の効果]以上、詳述したように本発明によれば、 基板上にこの基板と格子定数の異なる半導体層を形成 し、熱処理により発生する応力を低減できる半導体素子 の製造方法を提供できる。

【図面の簡単な説明】

[図1] 本発明に係る半導体素子の第1の実施形態の製造方法を示す図。

【図2】本発明に係る半導体素子の第1の実施形態の製 浩女法を示す図

造方法を示す図。 【図3】本発明に係る半導体素子の第1の実施形態の製

造方法を示す図。 【図 4】 本発明に係る半導体素子の第 1 の実施形態の製

協方法を示す図。 「図5】 G。P半路体度に対する熱処理温度とXRDに

【図5】GョP半導体層に対する熱処理温度とXRDによる半値幅との関係を示す図。

【図5】 本発明に係る半導体素子の第2の実施形態を示す図。

【図7】図6に示す半導体素子の製造方法を示す図。 【図8】図6に示す半導体素子の製造方法を示す図。

【図9】図6に示す半導体素子の製造方法を示す図。 【図9】図6に示す半導体素子の製造方法を示す図。

【図10】本発明に係る半導体素子の第3の実施形態を示す図。

【図 1 1】図 1 0 に示す半導体素子の製造方法を示す 図・

【図 1 2】図 1 0 に示す半導体素子の製造方法を示す 図。

【図13】図10に示す半導体素子の製造方法を示す 図。

【図14】本発明に係る半導体素子の第4、第5の実施

形態を示す図。

【図 15】図 14に示す半導体素子の多重量子井戸構造 の活性層を示す図。

[図 1 6] 図 1 4 に示す半導体素子の製造方法を示す 図.

【図17】図14に示す半導体素子の製造方法を示す図。

【図 18】図 14に示す半導体素子の製造方法を示す 図。

【図 19】図 14に示す半導体素子の製造方法を示す図。

【図20】 本発明に係る半端体素子の第6の実施形態の 製造方法を示す図。

【図21】本発明に係る半導体素子の第6の実施形態の 製造方法を示す図。

【図22】本発明に係る半導体素子の第6の実施形態の 製造方法を示す図。

【図23】本発明に係る半導体衆子の第5の実施形態の 製造方法を示す図。

【図24】従来の半導体素子の構造を示す図。

【図25】従来の半導体素子の製造方法を示す図。

[図26] 従来の半導体素子の製造方法を示す図。

【符号の説明】

1 ··· p型G e P基板。

2…第2接著層、

3…第1接著層、

4… p - クラッド層、

5…活性層、

6…n-クラッド層、

7…発光層、

8…電流拡散層、

9…コンタクト君、

10…表面細線電極、

1 1… 表 面電極、


12…GsAs基板、


13…バッファ層、


14…第1の半導体層、


15…第2の半導体層、 16…電流ブロック層、


17…カバー層。


















































フロントページの統合

Fターム(参考) SF041 AA03 AA40 CA33 CA34 CA35 CA37 CA40 CASS CA73 CA74 CA77 CB33